на този адрес има някой по основни неща за невронни мрежи
http://www.emsl.pnl.gov:2080/proj/neuron/neural/what.html

а това е адреса на проф.Хуго Дегарис който е реализирал хардуерно решение за работа с милиони неврони и бих казал, че за момента е един от водещите в областа, а дори в момента работи по еволюиране на невронни мрежи с квантови компютри, които тук в България дълго време ще бъдат фантастика
http://www.cs.usu.edu/~degaris/

това е сайт за AI вкойто има доста полезни неща вкл. и невронни мрежи
http://www.kurzweilai.net/index.html?flash=1



A какво представляват AC и BD алгоритмите? Питам за да си представя какво би следвало да се изисква от хардуера.
По отношение на невронните мрежи и хардуера седи следния въпрос:
Сериийните PC-та са с един процесор, а невронните мрежи по идея са паралелни, т.е. много процесори разпределящи по между си изчисленията. Начина да ги симулираш в PC е да ги сериализираш, т.е. да отделяш по малко изчислително време за всеки неврон, което води до линейно нарастване времето за симулиране на един цикъл (подаване на вход, изчисление и изход).
Ако имаш 50 неврона(доста малка цифра), и симулацията на всеки неврон отнема 0.1ms => един цикъл на невронната мрежа е минимум 5 ms. При 300 цикъла сигнално време => трябват поне 1500 ms за симулация на една малка невронна мрежа. По време на обучение трябва да се направят десетки или дори стотици хиляди паса за да се стигне до добър резултат, което като се умножи по 1.5 означава доста неприемливо време за обучение. При това на някакви си 50 неврона.
Та този проблем би могъл да се реши с хардуерни схеми реализиращи всеки отделен неврон като независим "процесор". Такава възможност дават FPGA/CPLD чиповете.

Редактирано от x-man на 16.01.03 11:20.