VHDL , Verilog

Нужна ми е някаква програма за писане и тестване на VHDL , Verilog -
нещо , което мога да изтегля от интернет и да е FREE, а не пробна версия .
Имах продукт на XLINKX, но той ми прави проблеми при инсталацията (успявам да го
пусна все пак) .

ами точно програмата на xilinx ти трябва. казва се webpack и към нея върви отделен симулатор modelsim. единствено с неговата инсталация можеш да имаш проблеми (при лиценза). за по-малки проекти симулатора ти върши работа със starter license, а за по-големи не е лошо да имаш регистрирана версия. аз засега съм успял да подкарам моделсим 5.5ф. има на дата.бг качена една версия на уебпак и моделсим, ама малко по-стари.

ако си привърженик на free нещата сигурно ще ти хареса това :
[линк]