Да не би да си пропуснал да упоменеш някой сигнал в (sensitivity list) -а , някой път се получава така че симулациите не вървят, но когато налееш bit-file в програмируемата ИС, всичко е тип-топ.
Виж, напиши си въпроса по-човешки и пространно (детайлно), нали си инженер.
Интересни са FPGA-тата, на коя фирма използваш продуктите, коя платформа (development board and FPGA model) , среда и език (VHDL или Verilog). Каква литература четеш???

Съдържаниет е скрито
Влезте за да го видите